Datasheet LTC2271 (Analog Devices) - 7
| Manufacturer | Analog Devices |
| Description | 16-Bit, 20Msps Serial Low Noise Dual ADC |
| Pages / Page | 24 / 7 — TIMING DIAGRAMS. 4-Lane Output Mode. 2-Lane Output Mode |
| File Format / Size | PDF / 410 Kb |
| Document Language | English |
TIMING DIAGRAMS. 4-Lane Output Mode. 2-Lane Output Mode
Model Line for this Datasheet
Text Version of Document
LTC2271
TIMING DIAGRAMS 4-Lane Output Mode
tAP ANALOG N N+1 INPUT tENCH tENCL ENC– ENC+ tDATA tSER DCO– DCO+ tFRAME tSER FR+ FR– tPD tSER OUT#A– D15 D13 D11 D9 D15 D13 D11 D9 D15 OUT#A+ OUT#B– D14 D12 D10 D8 D14 D12 D10 D8 D14 OUT#B+ OUT#C– D7 D5 D3 D1 D7 D5 D3 D1 D7 OUT#C+ OUT#D– D6 D4 D2 D0 D6 D4 D2 D0 D6 OUT#D+ SAMPLE N–7 SAMPLE N–6 SAMPLE N–5 2271 TD01
2-Lane Output Mode
tAP N+1 ANALOG N INPUT tENCH tENCL ENC– ENC+ tSER DCO– DCO+ t t t FRAME DATA SER FR– FR+ tPD tSER OUT#A– D7 D5 D3 D1 D15 D13 D11 D9 D7 D5 D3 D1 D15 D13 D11 OUT#A+ OUT#B– D6 D4 D2 D0 D14 D12 D10 D8 D6 D4 D2 D0 D14 D12 D10 OUT#B+ SAMPLE N–7 SAMPLE N–6 SAMPLE N–5 2271 TD02 OUT#C+, OUT#C–, OUT#D+, OUT#D– ARE DISABLED 2271f 7
TIMING DIAGRAMS 4-Lane Output Mode
tAP ANALOG N N+1 INPUT tENCH tENCL ENC– ENC+ tDATA tSER DCO– DCO+ tFRAME tSER FR+ FR– tPD tSER OUT#A– D15 D13 D11 D9 D15 D13 D11 D9 D15 OUT#A+ OUT#B– D14 D12 D10 D8 D14 D12 D10 D8 D14 OUT#B+ OUT#C– D7 D5 D3 D1 D7 D5 D3 D1 D7 OUT#C+ OUT#D– D6 D4 D2 D0 D6 D4 D2 D0 D6 OUT#D+ SAMPLE N–7 SAMPLE N–6 SAMPLE N–5 2271 TD01
2-Lane Output Mode
tAP N+1 ANALOG N INPUT tENCH tENCL ENC– ENC+ tSER DCO– DCO+ t t t FRAME DATA SER FR– FR+ tPD tSER OUT#A– D7 D5 D3 D1 D15 D13 D11 D9 D7 D5 D3 D1 D15 D13 D11 OUT#A+ OUT#B– D6 D4 D2 D0 D14 D12 D10 D8 D6 D4 D2 D0 D14 D12 D10 OUT#B+ SAMPLE N–7 SAMPLE N–6 SAMPLE N–5 2271 TD02 OUT#C+, OUT#C–, OUT#D+, OUT#D– ARE DISABLED 2271f 7
